Resultados de la búsqueda
De MadriSX wiki
Ir a la navegaciónIr a la búsqueda
- …zona de memoria de disco denominado [[caché de disco]] (''Disk cache'' o ''Cache buffer en inglés''). …para una zona de memoria de disco denominado caché de disco (Disk cache o Cache buffer en inglés).´´ …6 kB (915 palabras) - 14:31 17 jun 2007
- * L1-Cache: 32 + 32 KB (Datos + Instrucciones) * L1-Cache: 32 + 32 KB (Datos + Instrucciones) …3 kB (433 palabras) - 22:03 18 jun 2007
- * L1-Cache: 32 + 32 KB (Data + Instructions) * L1-Cache: 32 + 32 KB (Data + Instructions) …5 kB (910 palabras) - 14:42 10 jul 2007
- …código ||proceso|| lanzamiento || Frecuencia ||[[Cache]] L2/<br />core||[[Cache]] L3/<br />core|| [[Front Side Bus|Bus]] || [[Die (circuito integrado)|dies …5 kB (637 palabras) - 14:59 10 jul 2007
- El 68030 incluye una cache en el chip dividida en 256 bytes para instrucciones y otros 256 bytes para …2 kB (349 palabras) - 01:16 21 nov 2006
- * Pentium D Extreme Edition 965, a 3,73GHz, un FSB de 1066 MHz FSB y cache de 2 MB L2 en cada núcleo. …3 kB (472 palabras) - 14:37 10 jul 2007
- *El L1-cache: 8 + 16 KBS, datos + las instrucciones, …3 kB (549 palabras) - 15:19 10 jul 2007
- …de 1,4 GHz con una caché de 1,5 MB, hasta la versión a 1,6 GHz con 9 MB de cache, lanzada en noviembre del 2004. …4 kB (590 palabras) - 14:38 10 jul 2007
- Todos los Athlon Thunderbird integran 128 KB de [[memoria cache|caché]] de primer nivel (L1) (64 KB de datos y 64 KB para instrucciones) y …incluir una nueva caché de segundo nivel (L2) de 512 KB y un aumento de la cache uno (L1) de 64 a 128 adicional y seguir mejorando el rendimiento del proces …9 kB (1445 palabras) - 14:42 17 jun 2007
- …/Texas Instruments ARM925). El StrongARM tiene una instrucción "invalidate cache line" para decirle a la CPU que debe releer de la memoria principal. Esta… …4 kB (585 palabras) - 12:23 6 dic 2006
- …la caché integrada en el mismo encapsulado eran únicos. El procesador y la cache estaban en núcleos distintos en el mismo encapsulado y conectados estrecham …5 kB (807 palabras) - 00:15 19 jun 2007
- * CDRAM (''Cache DRAM'') es na mezcla de memoria estática ([[SRAM]]) y memoria dinámica ([[R …5 kB (758 palabras) - 20:29 12 nov 2006
- …eligente de pre-fetching de memoria, compatibilidad con [[SSE]] de Intel y cache L2 en el chip, con una mejora en velocidad de alrededor del 10%. - 2MB de cache L3. (Compartido para los 4 nucleos). …16 kB (2620 palabras) - 13:29 9 jul 2007
- …a conservar la [[Batería eléctrica|batería]]. Viene con soporte para una [[cache]] externa de 16 a 64 [[KiB]]. Las funciones extra causan que esta variante …8 kB (1278 palabras) - 22:53 15 feb 2008
- …M v5TE de 32-bits fabricados con un proceso de 0.18 µm y tiene 32 KiB de [[cache]] de datos y 32 KiB de caché de instrucciones (esto es llamado una caché de …9 kB (1492 palabras) - 14:00 17 jun 2007
- …de transistores por microprocesador (debido en parte al uso de [[memorias cache]]) es lo que hace que necesiten los inmensos sistemas de refrigeración que …12 kB (1709 palabras) - 11:35 9 jul 2007
- El código traducido se mantiene en el ''código [[cache]]'', y el código original no se pierde ni es afectado; de esta forma, inclu …14 kB (2223 palabras) - 10:36 12 oct 2006
- …[[Classic RISC pipeline]]. It largely ignores the important role of [[CPU cache]], and therefore the '''access''' stage of the pipeline. See the respectiv …59 kB (9625 palabras) - 14:57 10 jul 2007
